隨著各方興趣的增加，IPC 覺(jué)得有必要幫助其他公司開(kāi)發(fā)各種能夠確保BGA在制造和測(cè)試期間不受損傷的測(cè)試方法。這項(xiàng)工作由 IPC 6-10d SMT 附件可靠性測(cè)試方法工作小組和 JEDEC JC-14.1 封裝設(shè)備可靠性測(cè)試方法子委員會(huì)攜手開(kāi)展，該工作已經(jīng)完成。 該測(cè)試方法規(guī)定了以圓形陣列排布的八個(gè)接觸點(diǎn)。在印刷電路板中心位置裝有一 BGA 的 PCA 是這樣安放的：部件面朝下裝到支撐引腳上，且負(fù)載施加于 BGA 的背面。根據(jù) IPC/JEDEC-9704 的建議計(jì)量器布局將應(yīng)變計(jì)安放在與該部件相鄰的位置。

若干年前英特爾公司意識(shí)到了這一問(wèn)題并開(kāi)始著手開(kāi)發(fā)一種不同的測(cè)試策略以再現(xiàn)實(shí)際中出現(xiàn)的糟糕的彎曲情形。其他公司如惠普公司也意識(shí)到了其他測(cè)試方法的好處并開(kāi)始考慮與英特爾公司類似的想法。隨著越來(lái)越多的芯片制造商和客戶認(rèn)識(shí)到，在制造、搬運(yùn)與測(cè)試過(guò)程中用于小化機(jī)械引致故障的張力限值的確定具有重要價(jià)值，該方法引起了大家越來(lái)越多的興趣。 隨著無(wú)鉛設(shè)備的用途擴(kuò)大，用戶的興趣也越來(lái)越大；因?yàn)橛泻芏嘤脩裘媾R著質(zhì)量問(wèn)題。

有源器件 表面安裝芯片載體有兩大類：陶瓷和塑料。 陶瓷芯片封裝的優(yōu)點(diǎn)是： 1)氣密性好，對(duì)內(nèi)部結(jié)構(gòu)有良好的保護(hù)作用； 2)信號(hào)路徑較短，寄生參數(shù)、噪聲、延時(shí)特性明顯改善； 3)降低功耗。

單面混裝工藝 來(lái)料檢測(cè) => PCB的A面絲印焊膏（點(diǎn)貼片膠）=> 貼片 =>烘干（固化）=>回流焊接 => 清洗 => 插件 => 波峰焊 => 清洗 => 檢測(cè) => 返修 雙面混裝工藝 A：來(lái)料檢測(cè) =>PCB的B面點(diǎn)貼片膠 => 貼片 => 固化 => 翻板 => PCB的A面插件=> 波峰焊 => 清洗 => 檢測(cè) => 返修 先貼后插，適用于SMD元件多于分離元件的情況 B：來(lái)料檢測(cè) => PCB的A面插件（引腳打彎）=> 翻板 => PCB的B面點(diǎn)貼片膠 =>貼片 => 固化 => 翻板 => 波峰焊 => 清洗 => 檢測(cè) =>